SiTime Corp.公司是专注于MEMS振荡器设计,开发,研究,制造和销售的生产厂家.几十年来不断钻研和创新新的技术,从2005年开始发现了降低MEMS晶振成本的方法,使MEMS得到大力的发展.因此,MEMS也在这十几年里突飞猛进,同时也提升了SiTime晶振的品牌效应和口碑,成为我国重要的进口晶振供应商之一.SiTime有一项技术可以驱动单个或多个负载单端晶体振荡器终端的方法,详情请阅读本文!
具有快速边沿的时钟信号将印刷电路板(PCB)上的迹线视为传输线而不是简单的导线连接.如果PCB走线的长度超过一定限度,则需要将走线阻抗与源和负载阻抗中的一个或两个匹配.阻抗不匹配导致信号反射在传输线中来回传播,从而导致信号失真,例如振荡,过冲和下冲.本Oscillator应用笔记提供了正确终止主要由LVCMOS输出驱动的单端走线的指南.本文档讨论了单负载和多负载方案.
Lumped与分布式PCB走线
如果响应输入信号,所有点与均匀电位一起反应,则时钟源,PCB走线和时钟接收器被认为是集总系统.如果响应沿跟踪分布,则系统称为分布式系统.任何环境中信号传播的速度都是有限的,因此不存在完美的集总系统.通常的做法是将PCB走线的长度与最快时钟信号边沿的有效长度进行比较,并使用该比率来判断系统是否可以视为集总系统.跟踪中的有效信号边长计算如下:

其中l=上升沿的长度,in.
Tr=10％-90％的上升时间,ps
Tpd=每单位长度的传播延迟,ps/in.
例如,FR4PCB走线中的传播延迟范围为140至180ps/in.假设Tpd=150ps/in.1ns上升沿的有效长度为6.7in.
如果PCB走线的长度小于或等于信号边沿有效长度的六分之一(1/6),则该电路主要以点灯方式工作.当比较20％-80％的上升/下降时间时,更合适的比例是l/4来决定是否可以将迹线视为集总元素.集总电路不需要终止.例如,假设时钟信号具有1ns10％-90％的上升时间且FR4PCB材料走线长于1.1in,则必须将其视为传输线.
有关不同负载选项和驱动强度设置的SiTime晶振的上升和下降时间表可在大多数器件系列的数据表中找到.使用公式1时,从数据表上升/下降时间表(通常为5pF)中选择最低负载选项,因为接收器侧的容性负载不会影响驱动传输线时源的上升/下降时间.
当时钟驱动器将边沿发送到传输线时,边沿经过一段延迟后到达负载.如果负载的阻抗(Z1)不同于传输线的阻抗(Z0),则信号的一部分从负载朝向源反射.源处的不匹配导致部分反射信号反射回负载(圆尖反射).反射信号的分数由反射系数[附录B]确定.以下部分描述了终端策略,可用于在驱动单个或多个负载时最小化反射并改善信号完整性.
用于驱动单负载的源终端

图1:串联终端

串联端接是通过在走线附近插入一个尽可能靠近源的电阻来构建的(见图1).为了获得适当的阻抗匹配,时钟驱动器和串联终端电阻的输出阻抗应等于走线阻抗,即:
Rs+Rd=Zo
其中Rs-终端电阻的值
Rd-驱动器的输出阻抗
Z0-传输线阻抗
例如,我们计算适用于SiT8208器件的终端电阻值,该器件具有默认驱动强度,工作电压为3.3V,驱动60Ω走线.从晶振数据表2表4中我们确定默认的驱动强度代码是”F”.使用附录C中的表1,我们确定具有驱动强度代码”F”和3.3V工作电压的SiT8208器件的典型输出阻抗为15.3Ω.将走线阻抗和输出阻抗代入公式2,我们计算源端接电阻值Rs=60Ω-15.3Ω=44.7Ω.
使用图1中的配置,来自信号源的信号将沿着迹线传播,直到达到负载.典型负载具有非常高的输入阻抗(在兆欧范围内),因此不会吸收能量并且整个信号被反射回源.因为源处的阻抗与传输线的阻抗匹配,所以不会发生进一步的反射.有关串联端接传输线中信号传播的详细图表.
SiTime建议使用SiTime提供的贴片振荡器IBIS模型来模拟布局.作为示例,我们使用AltiumDesigner软件中的信号完整性分析工具来模拟驱动5英寸60Ω传输线的SiT8208振荡器.图2显示了负载侧模拟的信号波形.选择终端电阻Rs=43Ω以匹配60Ω线路阻抗.终端电阻的相同值用于模拟+/-10％的迹线阻抗变化,因此考虑到PCB制造的扩散.

图2:SiT8208的Altium Designer仿真波形驱动负载通过传输线中的5.走线阻抗-54,60和66Ω,电源电压-3.3V,源端接-43Ω,负载电容-5pF.有关SiTime单端振荡器典型输出阻抗的信息.

正在载入评论数据...

上一篇：泰艺新一代SFF可编程3225高频精密TCXO振荡器

下一篇：怎样利用锁相环的自举技术提升振荡器性能

此文关键字：负载单端振荡器 SiTime晶振资料晶振驱动负载

姓名：
邮箱：
正文：

资讯中心

金洛博客

SiTime驱动负载单端振荡器的终端建议

相关资讯