时钟发生器(CLK)与振荡器有些类似,都是产生并提供产品时钟信号的电子元器件,但是跟晶体振荡器有很大的不同,晶振是一种频率控制元器件,是依靠频率振荡后产生信号的,时钟发生器则是在主板启动时提供初始化时钟信号,二者还是有比较明显的区别.那么标题中说到,VCXO晶振作为CLK时钟发生器都是怎样操作的呢?VCXO(压控晶体振荡器)是一种振荡器,其频率由晶体决定,但可以通过改变控制电压进行少量调节.VCXO时钟(CLK)发生器已经用于各种应用,例如数字电视,数字音频,ADSL和STB.本应用笔记提供了VCXO CLK发生器的一般结构,关键性能测量,PCB设计指南以及MAX 9485的测试设置,MAX9485是用于MPEG2和AC-3音频应用的VCXO CLKGen芯片.
VCXO CLK发生器的结构与应用
VCXO或压控晶体振荡器以晶体确定的频率振荡,但可通过控制电压在较窄的范围内调节,通常在0V-2V或0V-3V的范围内.VCXO的调谐范围约为±100ppm至±200ppm.图1显示了典型VCXO CLK发生器的结构和晶体的电路模型.

图1.典型VCXO CLK发生器的框图.

随着变容二极管CV1和CV2的电容变化,晶振的模型受到影响,振荡频率也会发生变化.两个分流外部并联电容器CS1和CS2用于调节调谐范围并偏移中心频率.数学上,根据图1中的晶体电路,晶体的共振频率可表示为

其中CL是等效负载电容,是CV1,2和CS1,2的集总和.更准确地说,CL=(CV1+CS1)||(CV2+CS2).采用一阶近似并考虑到C1<

图2显示了fC在CS1值方面的典型曲线,其中CS1=CS2.

图2.VCXO频率与分流电容器CS1(CS1=CS2).

使用这种微调功能,通常将VCXO和PLL组合在一起,以创建具有微调功能的CLK发生器.VCXO CLK发生器已用于各种应用,例如数字电视,数字音频,ADSL和STB.Maxim的MAX9485是一款CLK发生器芯片,专为MPEG-2和Dolby Digital音频(AC-3)应用而设计[1].它可以提供几乎所有用于音频数模转换器的频率.它支持从12kHz到96kHz的采样频率.Maxim还在为其他应用开发VCXO CLK发生器.
VCXO CLK发生器的关键参数
有许多参数来表征VCXO CLK发生器.最重要的是调谐电压范围,中心频率,拉动(调谐)范围和输出CLK的抖动.调谐电压范围是VCXO石英晶振控制电压的变化范围.该电压控制变容二极管的电容.通常它在0V-2V或3V的范围内.中心频率是VCXO输出频率范围中间的频率.牵引范围是上(或下)频率变化与中心频率的比率.该比率通常以ppm(百万分率)表示.该测量提供VCXO的相对牵引范围.通常,拉伸范围约为100ppm-200ppm,这取决于VCXO和所选晶体的结构.CLK抖动是CLK发生器的关键测量.有几种抖动定义.两种最常用的抖动测量称为周期抖动和周期到周期抖动.我们将在第4节中讨论它们.抖动取决于CLK发生器的结构,它随芯片而变化,对CLK发生器的抖动要求也因应用而异.
晶体选择和电路板设计
VCXO CLK发生器的质量和特性会受到晶体选择和PCB布局的影响.在晶体选择方面,除频率,封装,精度和工作温度范围外,对于VCXO应用,用户必须注意等效串联电阻和负载电容.串联电阻提供晶体的功耗测量.电阻值越小,振荡器启动越容易.负载电容是晶体的重要参数.首先,它决定了晶体的共振频率.通常,晶体的标记频率意味着在将指定的负载电容与其并联连接之后晶体的谐振频率.大号等于规定的负载电容,但这不是将值从1/(2π√L1Ç1).因此,很明显VCXO的调谐范围与CL的值密切相关.对于较小的负载电容值,VCXO调谐范围限制在上侧;同样,较大的电容值会降低下侧的调谐范围.加载电容的正确值取决于VCXO的特性.
例如,在MAX9485设计中,为了平衡调谐范围,调谐曲线的中心和电路板设计的简易性,我们选择了Ecliptek(ECX-5527-27)[2]的具有14pf负载电容的27MHz晶振.有了这样的晶体,MAX9485可以提供±200ppm的脉冲范围,参见图3.应该提到的是,晶体的拉伸范围也随包装而变化.通常,金属罐装封装具有比表面安装器件(SMD)更大的拉动范围.然而,最近DAISHINKUCorp[5]制造了一种新的SMD晶体,可提供与金属罐装晶体相似的拉伸范围.我们测试了SMD晶振(DSX530GA),发现两个4pf并联电容的调谐范围约为±200ppm,见图4.

图3

图4

为了限制VCXO的调谐范围,我们可以通过改变外部并联电容来设置上限.并联电容的值在4ps-7ps的范围内,具体取决于电路板的寄生电容.另一方面,较低的范围由内部矢量的值确定,其不能在外部改变.为了减少寄生电容对上调谐范围的影响,在电路板布局中,我们应该尽量减小晶体引脚对地的寄生电容,从而在引脚与接地和电源方案之间提供良好的间隙.有关电路板布局的详细信息,请参考MAX9485评估(EV)套件[4].
测量输出CLK抖动的设置
对于石英晶体振荡器,抖动是一项重要的性能测量.有两种最常用的抖动定义:周期抖动和周期间抖动,见图5细节.为了测量抖动,我们可以使用高速数字采样示波器对大量数据进行采样,并根据定义计算抖动.Tektronix(TDS7254)或Lecroy(Wavepro960)的示波器使用配备的软件提供这些测量.我们还可以使用高速数字示波器来测量时域中的周期抖动[3].图5显示了设置.通过时域方法,我们无法测量周期到周期的抖动.但是,如果每个周期的抖动噪声是独立且相同分布的,则周期间抖动是周期抖动的1.414倍.MAX9485可根据不同的音频采样频率和频率比例因子产生21种不同的输出频率.我们使用了图6中所示的设置测量所有可能的输出CLK频率的周期抖动.表1显示了测量结果.

图5.输出抖动测量.

图6.自触发抖动测量设置.

表1.周期抖动与输出频率的关系

F OUT	缩放因子	FS	Jp(RMS)
(MHz)		千赫	(PS)	UI
73.728	768	96	21	0.00155
67.7376	768	88.2	23.2	0.00157
49.152	768	64	42.6	0.00209
36.864	768	48	40	0.00147
36.864	384	96	37	0.00136
33.8688	768	44.1	44	0.00149
33.8688	384	88.2	41.3	0.00140
24.5760	768	32	66	0.00162
24.5760	384	64	92	0.00226
24.5760	256	96	50	0.00123
22.5792	256	88.2	55.1	0.00124
18.4320	384	48	59	0.00109
16.9344	384	44.1	69	0.00117
16.3840	256	64	134	0.00220
12.2880	256	48	84.8	0.00104
12.2880	384	32	170	0.00209
11.2896	256	44.1	100	0.00113
9.126	768	12	106	0.00097
8.1920	256	32	250	0.00205
4.608	384	12	198	0.00091
3.072	256	12	324	0.00100

从该表中我们可以看出,通常Oscillator频率越高,抖动越低.但是,如果我们使用相对度量来描述抖动,例如单位间隔(UI),从表格的最后一列看,抖动是可比较的.另外,注意到36.864MHz,33.8688MHz,24.5760MHz和12.288MHz的频率可以通过不同的采样频率Fs和比例因子产生,这导致不同的抖动测量.因此,当使用这些频率时,用户应选择Fs和产生最低抖动的比例因子.

正在载入评论数据...

上一篇：给你5个选择高稳定OCXO振荡器的理由

下一篇：泰艺新一代SFF可编程3225高频精密TCXO振荡器

此文关键字： VCXO Oscillator 时钟发生器压控晶振 VCXO振荡器技术资料

姓名：
邮箱：
正文：

资讯中心

金洛博客

VCXO Oscillator成为时钟发生器的记录随笔

相关资讯