在大多数人印象里32.768K是无源系列的,但随着时钟模块越来越高端,国外的晶体制造商,早已研发成功32.768K有源晶振,并且已经投入到市场.可以驱动CMOS,LVDS,LV-PECL,正弦波,HCSL等输出逻辑电路.让具有稳定性的石英晶体振荡器,时间和数字可以更加精准无误差,CMOS是最常见的振荡器输出逻辑之一,32.768K应用到CMOS电路,会有怎样的效果呢?请看本文的详细的解说.
自推出以来,32.768kHz微型手表水晶已成为有史以来最受欢迎的时间参考.本应用笔记旨在为石英晶体谐振器在计时应用中的使用提供一些指导.几乎在所有情况下,为了方便和成本,设计人员都希望在此应用中使用简单的逻辑门振荡器.通常应用于此类设计的标准是它应该准确,成本低且功耗低.使用表晶和CMOS逻辑可以满足所有这些标准.

在CMOS振荡器电路中,功耗随频率而上升,因此将工作频率降至最低是有意义的.这就是选择32.768kHz的原因.降低CMOS电路中功耗的第二种方法是减小被驱动的任何负载的大小.部分由于这个原因,手表晶体的设计通常为12.5pF负载,而不是通常的20或30pF.它还与以下因素有关:(a)所使用的CMOS类型在手表使用的低电压下耗尽蒸汽,除非使用低晶振负载电容;(b)保持晶体驱动电平低,同时保持足够的逆变器输入电压.(c)允许使用非常小的微调电容器,同时仍然提供必要的微调范围.

CMOS反相器振荡器的基本要求可以通过单个门和少数其他组件来满足,以提供偏置和反馈.图1显示了这种类型的典型电路.石英晶振看到的负载电容是Cout和Cin的串联组合,以及包括逻辑门输入和输出引脚电容的任何电路.图1中使用的元件值运行良好,并与从Saunders140晶体阻抗计获得的测量结果具有良好的相关性.晶体的表观负载电容为:

Cout=栅极输出电容Cin=栅极输入电容
这给出了6.9pF负载的数字.这远低于12.5pF所需的数值,但逻辑门的输入和输出引脚都有明显的负载.这些附加值需要添加到6.9pF.这些负载通常为每引脚3pF至4pF,但最高可达10pF,并且还取决于所使用的逻辑系列.这些额外的负载以及电路中的任何杂散电容应该总计大约12.5pF.
如果需要可调谐石英晶体振荡器,22pF输出电容可以用固定的10pF电容代替,与2pF到22pF的调整器并联.为获得最佳效果,应使用NPO,COG或类似的低温系数介电电容,以获得最佳稳定性.
对此类振荡器的频繁表达的要求是严格的公差,通常确实在布局中,其中不对修剪器做出规定.除了电容器容差的影响之外,必须理解的是,由于它们的值较低,可归因于IC的稍微可变的阻抗将导致稍微不确定的相移,因此导致振荡频率.因此,如果要求精度优于±50ppm,则无论实际晶体容差如何,建议使用微调器.
另一个重要的影响是由于温度变化.手表晶体和1MHz以下的其他类似类型具有抛物线频率-温度特性和设计周转率
温度为25°C(见图3).周转温度和抛物线曲率常数的公差,通常分别为±3℃和0.038ppm/°C2,意味着可以仅在有限的温度范围内保持紧公差.当然,这在手表中几乎没有什么影响,因为在使用中它与Quartz Crystal的周转温度保持接近,但是如果工作温度范围可以使这种晶体的选择比AT切割单元更具成本效益需要宽于0至50℃.

用于4.194304MHz(32.768kHzx27)AT切割晶体的类似电路如图2所示.C3和C4旨在促进在标准时钟晶体负载12pF下校准的石英晶体的精确频率调整.如果不需要修整,则用18pF或22pF固定单元替换这些电容器(选择导致最接近标称频率的振荡的值),或者完全省略它们并指定晶体在30pF负载下进行校准.

正在载入评论数据...

上一篇：NDK新开发高可靠航空设备振荡器的参数与性能

下一篇：MEMS晶振是5G设备重要的时序时钟源

此文关键字：计时模块晶振 32.738K有源晶体振荡器 CMOS晶振电路设计

姓名：
邮箱：
正文：

资讯中心

金洛博客

计时模块32.768K晶振的CMOS电路设计

相关资讯