Cardinal压控振荡器的锁相环基础知识白皮书
　　Cardinal Components公司生产的VCXO振荡器,在市场上长期被大量应用到高端产品身上,而且其性能和品质是受到行业的认可,Cardinal晶振公司拥有几十年来的制造历史,早已经创下良好的口碑.主要是开发和生产各种晶体振荡器,以及提供相关的知识供广大群众参考,锁相环是振荡器技术里,比较基础的知识点,接下来金洛鑫电子带大家了解一下.
　　锁相环(PLL)电路用于频率控制.它们可以配置为倍频器,解调器,跟踪发生器或时钟恢复电路.这些应用中的每一个都需要不同的特性,但是它们都使用相同的基本电路概念.

图1-PLL倍频器的框图

　　图1包含一个基本PLL倍频器的框图.该电路的操作是所有锁相环的典型操作.它基本上是一种控制电压控制振荡器(VCO)相位的反馈控制系统.该输入信号被施加到相位检测器的一个输入.另一个输入连接到Ncounter除法的输出.通常,两个信号的频率几乎相同.鉴相器的输出是与两个输入之间的相位差成比例的电压.该信号被施加到环路滤波器.环路滤波器决定了PLL的动态特性.滤波后的信号控制VCO.请注意,VCXO晶振的输出频率是提供给频率参考输入的输入的N倍.

图2.PLL对阶跃低频输入的响应

　　该输出信号通过N分频计数器发送回鉴相器.通常,环路滤波器的设计旨在匹配PLL应用所需的特性.如果PLL要获取和跟踪信号,则环路滤波器的带宽将大于预期固定输入频率的带宽.PLL将接受并锁定的频率范围称为捕获范围.PLL锁定并跟踪信号后,PLL将遵循的频率范围称为跟踪范围.通常,跟踪范围大于捕获范围.环路滤波器还确定信号频率可以改变的速度,并且仍然保持锁定.这是最大回转速率.环路滤波器带宽越窄,可实现的有源晶振相位误差就越小.这是以较慢的响应和减小的捕获范围为代价的.
　　PLL动态响应的典型测量示例如图2所示.该PLL用于频率合成器,并显示了10MHz参考输入中对80kHz阶跃的响应.该电路的捕获范围约为中心频率的+/-5％.

图3.在100MHz时钟中找到最大的周期

　　请注意,PLL的频率(垂直轴)显示出50％的过冲.这种稍微欠阻尼的响应是一种折衷,可以实现更快的压摆率容限和适中的捕获范围.LeCroy示波器可以通过多种方式用于PLL测量.现代的高性能微处理器通常使用内部PLL来倍增系统时钟频率.制造商指定系统时钟允许的最大周期到周期的变化.典型的规格是最大抖动峰峰值小于250ps.由于无法访问PLL的输出,因此重要的是系统时钟输入必须满足此规范.
　　工程师可以使用Jitter Track逐周期测量系统时钟来验证系统时钟是否符合此规格.如图3所示.在100us记录中,最大周期与周期周期之差为70ps.可直接从Jitter Track周期读取该值,以在轨迹C中循环波形.垂直参数光标之间的区域标记为最大值.迹线A是所采集数据的缩放扩展,显示了两个具有最大差异的相邻周期.迹线B是Jitter Track周期,它读取时钟波形每个周期的绝对周期.
　　如果可访问PLL,则LeCroy示波器可用于通过绘制平均输出电平与输入相位差的趋势图来验证鉴相器的线性度.LeCroy示波器提供了多种用于表征锁相环的测量工具.抖动和时序分析是评估这些精密时基电路的主要工具.
Cardinal压控振荡器的锁相环基础知识白皮书

正在载入评论数据...

上一篇：Jauch告诉你什么是振荡器电路最重要的测试程序

下一篇：组成TCXO振荡器的5个核心元器件和元素

此文关键字： VCXO Oscillator Cardinal压控振荡器进口晶振技术资料

姓名：
邮箱：
正文：

资讯中心

金洛博客

Cardinal压控振荡器的锁相环基础内容是哪些?

相关资讯