我们熟悉的晶体振荡器输出方式有很多种,其中CMOS,LVCMOS,LVDS,LVPECL这几种是最常见的,目前也主要以这四种输出模式为主.为了支持不同的晶振产品设计需要,部分石英晶体振荡器型号可同时提供这几种输出,部分只支持其中一两种,如有特殊的需求,可联系厂家或供应商提供其他的方案.例如有些客户会提出,要将LVCMOS晶振连接LVDS或者LVPECL,这种方法其实也是可行的,但需要制定合理的方案.
在某些情况下,需要为具有单端输出源的差分LVDS或LVPECL接收器提供时钟.通过将AC信号连接到其中一个差分输入引脚并将DC阈值电压施加到另一个引脚,LVCMOS输出可以连接到LVDS或LVPECL接收器.为满足差分摆幅要求,接收器侧单端时钟的幅度必须是LVDS或LVPECL接口差分摆幅的两倍.请参考接收器数据手册以确保输入电压在可接受的范围内.与差分晶体振荡器相比,使用单端振荡器驱动LVDS/LVPECL输入可提供更低的功耗,但它可降低抗噪性.
将单端输出连接到差分接收器需要满足以下条件:
1.对于所有VDD的LVDS,输入端的共模电压应为1.2V,对于2.5VDD的LVPECL为1.2V,对于3.3VDD的LVPECL为2V.
2.对于LVDS,输入端的电压摆幅应为700mV至800mV,LVPECL则为1.2V至2V.
3.终端电路的输入阻抗必须与走线阻抗相匹配,以保持信号完整性.典型的走线阻抗为50Ω.
图23显示了一个推荐的原理图,用于将单端输出连接到2.5VDD的任何电压LVDS和LVPECL石英晶振.共模电压由输出驱动器阻抗和电阻器R1和R3产生的分压器设置.电容器C1提供从负输入到地的AC信号路径.正输入端的信号幅度由分压器设定,分压器由与R1串联的输出驱动器电阻和与R3并联的R2组成.

图23:LVCMOS驱动器与2.5V/3.3V-LVDS或2.5V-LVPECL接收器的接口

图24显示了在3.3VDD下LVCMOS与LVPECL接口的原理图.接收器侧的共模电压由分压器设置,该分压器由输出驱动器阻抗与27Ω电阻串联至200Ω上拉至VDD.

图24:将LVCMOS驱动器连接到3.3VDD的LVPECL接收器

图23和图24中的推荐元件值是基于25ΩLVCMOS driverimpedance计算得出的.这个值对应于SiCM8008系列LVCMOS振荡器的典型驱动阻抗.LVCMOS贴片振荡器的电源网络中有一个RLC滤波器,如图23和图24所示.SiTime建议使用这个RLC滤波器因为它显着改善了电源噪声抑制.图25显示了用单端时钟驱动时3.3V-LVPECL接收器输入的波形示例.

图25:3.3VDD-LVPECL接收器的正(a),负(b)输入的波形和产生的差分波形(c).

深圳市金洛鑫电子有限公司是一家专业的频率元件制造商和供应商,我们不仅提供国内国外的石英晶体、石英晶体振荡器等石英组件,还可以为不同用户定制针对性的晶振方案,以及相关的晶振技术资料和知识.更多资讯详细请关注我司官网:http://www.jinluodz.com/,每天定时更新各种晶体晶振文章,并已上线进口晶振原厂编码查询功能,提高效率,让客户可以快速查询,咨询和订购合适需要的晶振!

正在载入评论数据...

上一篇：晶振主动倾角的定义和测量方法

下一篇：BER和0scillator噪声的关系及其意义

此文关键字： LVCMOS输出振荡器差分晶振技术资料进口差分振荡器代理商

姓名：
邮箱：
正文：

资讯中心

金洛博客

如何将LVCMOS振荡器连接到LVDS/LVPECL输入?

相关资讯